Procesadores RISC: IBM y Sun siguen impulsando su evolución

26 Ago 2009 en Servidores

IBM y Sun Microsystems siguen empeñados en sostener la evolución de los procesadores RISC y aun en un mundo en el que las arquitecturas x86 mandan comercialmente. Ambas empresas mostrarán esta semana la más reciente generación de sus chips RISC en la conferencia Hot Chips de la Universidad de Stanford.
IBM, con su línea Power, acredita 55 sistemas de las 500 mayores supercomputadoras del planeta. Es posiblemente el mayor éxito de RISC si se deja de lado a ARM (la arquitectura embebida en el 90% de los dispositivos móviles de 32 bits). IBM ha logrado que su Power 6 alcance 5Ghz, aunque con limitaciones tales como sólo ser dual-core y fabricarse con proceso de 65nm. En cambio, el nuevo Power 7 alcanzará ocho cores, será de 45nm y soportará servidores de 32 sockets.
Power 7 utilizará eDRAM on-die para su caché, de bajo consumo y con L3 de 32MB que tendrá almacenes “privados” de memoria accesibles sólo para un core. Esos almacenes pueden migrarse físicamente para estar más cerca del core que los utiliza, lo cual le da a Power 7 una latencia cinco veces menor que la de un caché L3 estándar.
Sus controladores DDR3 aumentan la utilización del canal y de DIMMs. Tiene ocho canales de memoria de alta velocidad de 6.4Ghz que soportan hasta 32GB de memoria por core.
Por parte de Sun, cuyo esperado procesador “Rock” parece haber sido cancelado, presentará su “Rainbow Falls,” nombre en código de su siguiente generación de procesadores Niagara. El chip tendrá 16 cores, cada uno con su propio caché L2 y cuatro unidades Coherency (coherencia). COU (Coherency Unit) es un dispositivo que hace seguimiento de contenido de memoria, detectando qué cosa está en qué lugar dentro de clusters densos de sistemas en los que suele haber docenas de cores y terabytes de memoria. Cuando un core de procesamiento altera algún dato, todos los demás procesadores son notificados de que sus datos en caché están desactualizados y buscan el nuevo dato.
Con 16 cores y 16 caché, Rainbow Falls tiene un desafío en la coordinación de esos caché L2. Para evitar pérdida de datos y optimizar el diseño, Sun agregó un núcleo a L2 Bank Crossbar (CCX), en donde dos cores comparten un puerto en un CCX y el CCX conecta a todos los 16 cachés L2.
¿Cuánta vida le queda a RISC? “Mientras que los dólares que generan en ingresos sean más que los que se gasta en su desarrollo y siga valiendo la pena invertir en esa performance, seguiremos viendo estos productos.” Eso nos dice Dean McCarron, presidente de Mercury Research.
Queda por verse cómo funcionarán estos chips con ocho o 16 cores, ya que el problema de la coherencia aumenta cuando tantos cachés tienen que mantener sus datos actualizados simultáneamente.