IBM anticipa detalles de sus futuros procesadores Power5

4 Nov 2003 en Servidores

Si bien los nuevos microprocesadores no estarán en condiciones de salir al mercado hasta mediados del año próximo, IBM ha comenzado a deslizar algunos detalles acerca de estos sistemas cuyas innovaciones incluyen la inclusión de dos procesadores de 64 bits en un mismo chip. En el transcurso de la conferencia de tecnología “Hot Chips” que se desarrolla esta semana en Palo Alto, California, ejecutivos de IBM están dando a conocer nuevos detalles acerca del procesador Power5, tales como lo son la tecnología Simultaneous Multithreading (SMT), con la que dos procesadores virtuales trabajan en un mismo semiconductor. Esta innovación es considerada como clave por Mark Papermaster, director de diseño de microprocesadores en IBM Systems Group.
Continuando con su estrategia de estandarización de plataformas de hardware, IBM anunció que los procesadores Power5 soportarán las plataformas pSeries e iSeries de servidores. Según Papermaster, la capacidad multithreading que se incluye en los procesadores, permitirá manejar mayor caudal al mismo tiempo que optimizará la potencia que necesitan las principales aplicaciones de una empresa. Ya sea que se utilice una sola trama (thread) o se conmute a dos, las innovaciones SMT de los procesadores los hacen aparecer como si fueran cuatro procesadores en el chip, y no dos. Power5 tiene compatibilidad hacia atrás con la arquitectura de 32 bits dentro de sistemas de 64 bits.
Estos chips disponen de capacidades autonómicas con software de autodiagnóstico con el que el chip puede desplazar potencia a distintos trabajos de procesamiento según brota la demanda, mientras que se alimenta con un mínimo de energía cuando la demanda baja. Finalmente, Papermaster afirmó que se espera una mejora en la performance de los sistemas en el orden de cuatro a uno cuando se incorpore el chip Power5.